실리콘 웨이퍼 제조업체로서, 우리는 종종 원시 모래를 모든 현대 전자제품에 동력을 공급하는 초고순도의 거울과 같은 디스크로 변환하는 매혹적인 공정에 대해 질문을 받습니다. 여기서는 우리가 반도체 산업의 기반을 어떻게 만드는지 자세히 살펴보겠습니다.

1단계: 모래에서 반도체급 실리콘으로

1.1 실리콘 정제

여행은 평범한 것에서 시작된다 규암 모래(sio₂) 전 세계 선택된 지역에서 여러 단계의 정제 과정을 거쳐 채굴됩니다.

• 탄소열 환원: sand is mixed with carbon and heated to 2000°c in arc furnaces, producing 98% pure metallurgical-grade silicon (mgs)

• 염화수소화: mgs는 염화수소와 반응하여 삼염화실란(hsicl₃)을 형성합니다.

• 증류: 여러 개의 증류탑이 붕소와 인과 같은 불순물을 제거합니다.

• 지멘스 프로세스: high-purity trichlorosilane is decomposed at 1100°c onto ultra-pure silicon rods, creating electronic-grade silicon (egs) with 99.9999999% purity ("9n")

1.2 잉곳 성장

단결정 실리콘 잉곳을 만드는 데는 두 가지 주요 방법이 있습니다.

초크랄스키(cz) 방법(웨이퍼의 80%)

• egs는 1420°C의 석영 도가니에서 녹습니다.

• 씨앗 결정을 용융물에 담그고 회전시키면서 천천히(1-100mm/분) 당깁니다.

• 온도 구배의 정밀한 제어로 완벽한 단결정이 생성됩니다.

• 도핑은 정확한 양의 붕소(p형) 또는 인(n형)을 첨가하여 발생합니다.

플로트 존(fz) 방법(고저항 웨이퍼용)

• 다결정 막대는 RF 가열을 사용하여 구역 정제됩니다.

• cz보다 산소 함량이 낮은 결정을 생성합니다.

2단계: 잉곳 가공

2.1 직경 표준화

잉곳은 정확한 직경으로 분쇄됩니다.

• 150mm(6인치), 200mm(8인치), 300mm(12인치) - 450mm 개발 중

• 당사의 레이저 측정 시스템은 ±0.1mm 허용 오차를 유지합니다.

2.2 방향 평면/노치

• primary flat indicates crystal orientation (typically <110>)

• 2차 플랫은 도핑 유형을 나타냅니다.

• 300mm 웨이퍼에서는 공간 효율성을 위해 플랫을 노치로 대체합니다.

2.3 저항률 테스트

4점 프로브 측정으로 다음을 확인합니다.

• p형: 1~100옴-cm

• n형: 0.001-100 ohm-cm

3단계: 웨이퍼 슬라이싱

3.1 와이어 톱 기술

• 슬러리 형태의 다이아몬드 코팅 와이어(직경 0.1mm)로 300개 이상의 웨이퍼를 동시에 절단

• 최대 2mm/min의 절단 속도 <25µm thickness variation

• kerf loss reduced to 150µm through advanced wire guides

3.2 edge grinding

• precision grinding creates rounded edges to:

• prevent chipping

• reduce stress concentrations

• improve photoresist coating uniformity

stage 4: surface preparation

4.1 lapping & etching

• double-side lapping achieves <1µm flatness

• acidic (hno₃/hf) or alkaline (koh) etching removes 20-50µm of damaged silicon

4.2 polishing

• chemical-mechanical planarization (cmp) using:

• colloidal silica slurry (ph 10-11)

• polyurethane polishing pads

• downforce of 3-7 psi

• achieves surface roughness <0.2nm rms

4.3 cleaning

sc1/sc2 rca cleaning removes:

• organic contaminants (h₂o₂/nh₄oh)

• metallic impurities (h₂o₂/hcl)

• particles down to <10/nm @ 45nm size

stage 5: metrology & packaging

5.1 quality control

• thickness: laser gauges measure to ±0.25µm

• flatness: capacitive sensors detect <0.3µm ttv

• surface defects: dark-field scanners detect >0.12µm particles

• crystal defects: x-ray topography identifies dislocations

5.2 packaging

• class 1 cleanroom environment

• vacuum-sealed cassettes with nitrogen purge

• shipping containers with <1 ppm oxygen

technical specifications comparison

(*for typical 10mm² die)

future innovations

our r&d focuses on:

• 450mm wafer transition (40% more die/wafer)

• epitaxial growth with <0.5% thickness variation

• soi wafers with 25nm buried oxide layers

• patterned wafers with embedded nanostructures

silicon wafers remain the most precisely engineered materials in human history - with over 200 controlled parameters in their manufacture. as we push toward atomic-level perfection, these crystalline foundations will continue enabling smaller, faster, and more efficient electronics for decades to come.